2011年至2015年，北京化工大学，自动化，学士

2015年至2017年，早稻田大学，情报生产与系统工程，硕士

2017年至2022年，早稻田大学，情报生产与系统工程，博士

2022年至2023年，早稻田大学，IPS RC，博士后

2023年至2025年，京都大学，信息学院，特聘助理教授

2025年至今，东南大学，amjs澳金沙门，副研究员

当前研究重点

1. 集成电路硬件安全

 -真随机数发生器电路（TRNG）：高输出率与低功耗TRNG

 -后处理器电路（Post-Processing）：基于轻量级算法的随机性增强

2. 低功耗片上计算

 -概率计算架构：基于概率比特驱动计算范式

 -最优计算电路：利用TRNG随机性实现超低功耗的随机计算架构

未来研究方向

面向RISC-V处理器的硬件级安全防护体系，通过：

1. 基础技术融合

-集成TRNG/PUF等熵源模块，构建硬件信任根（Root of Trust）

-开发抗侧信道攻击（SCA）的电路级防护机制

2. 闭环防护框架

-建立攻击-防御-评估三位一体的安全验证体系

-目标: 实现从晶体管级到处理器架构的全栈安全加固

代表论文

[1]R. Zhang, H. Zhang, X. Wang, Ye Ziyang, K. Liu, S. Nishizawa, K. Niitsu and H. Shinohara, “De-correlation and De-bias Post-processing Circuits for True Random Number Generator,”IEEE Transactions on Circuits and Systems I: Regular, pp.1-13, Jul. 2024.   

[2]R. Zhang, X. Wang, K. Liu and H. Shinohara, “A 0.186-pJ per Bit Latch-Based True Random Number Generator Featuring Mismatch Compensation and Random Noise Enhancement,”IEEE Journal of Solid-State Circuits (JSSC), vol.57, no.8, pp.2498-2508, Aug. 2022. 

[3]R. Zhang, X. Wang and H. Shinohara, “Energy-Efficient Post-Processing Technique Having High Extraction Efficiency for True Random Number Generators,” IEICE Transactions on Electronics, vol. E104-C, no.7, pp.300-308, Jul. 2021.

[4]R. Zhang,Y. Xiao, J. Liu, X. Wang, S. Xu, K. Liu, S. Nishizawa, K. Niitsu and H. Shinohara, “A Latch-based Stochastic Number Generator for Stochastic Computing of Extended Naïve Bayesian Network,” in IEEE International Symposium on Technology, Systems and Applications (VLSI TSA), Jun. 2024, pp.1-4.

[5]R. Zhang, H. Zhang, X. Wang, Y. Ziyang, K. Liu and H. Shinohara, “Practical Markov Chain and Von Neumann based Post-processing Circuits for True Random Number Generators,” in IEEE Midwest Symposium on Circuits and Systems (MWSCAS), Aug. 2023. pp.1-5.

[6]R. Zhang, X. Wang, L. Wang, X. Chen, F. Yang, K. Liu and H. Shinohara, “A 0.186-pJ per Bit Latch-Based True Random Number Generator with Mismatch Compensation and Random Noise Enhancement,” in IEEE Symposium on VLSI Circuits, Jun. 2021, pp. 1-2.   

[7]R. Zhang, S. Chen, C. Wan and H. Shinohara, “High-throughput von Neumann post-processing for random number generator,” in IEEE International Symposium on VLSI Design, Automation and Test. (VLSI-DAT), Apr. 2018, pp. 285-288.

IEEE VLSI-TSA 2024 最佳论文提名

IEEE VLSI-DAT 2022 最佳论文奖

研究方向：

本课题组致力于集成电路硬件安全与低功耗计算的前沿研究，研究方向包括：

1.    硬件安全基础模块：真随机数发生器（TRNG）、物理不可克隆函数（PUF）、抗侧信道攻击电路设计

2.     新型计算架构：基于随机计算的超低功耗片上系统、RISC-V安全处理器优化

3.     安全评估体系：构建“攻击-防御-验证”闭环防护框架，推动安全芯片的可靠落地

招生要求：

1.     对芯片安全或低功耗计算有强烈兴趣，为人认真负责，有独立思考能力；

2.     具有优秀的英语文献阅读能力，英语论文写作能力；

3.     熟悉数字/模拟电路设计（Verilog/VHDL）、计算机组成与设计、算法设计者优先。

欢迎申请：

有意者请发送简历、成绩单及研究兴趣简述至邮箱：zrlxftt@seu.edu.cn